#### (19) 日本国特許庁 (JP)

⑪特許出願公開

### ⑫ 公開特許公報 (A)

昭58—63283

6)Int. Cl.<sup>3</sup> H 04 Q 1/45 識別記号

庁内整理番号 8125-5K 砂公開 昭和58年(1983) 4 月15日発明の数 1審査請求 有

(全 4 頁)

#### **匈順序変換回路**

②特

願 昭56-161963

**20**出 願 昭56(1981)10月13日

⑦発 明 者 福井昭

東京都港区芝五丁目33番1号日

本電気株式会社内

⑫発 明 者 菊地史郎

武蔵野市緑町三丁目9番11号日

本電信電話公社武蔵野電気通信

研究所内

⑰発 明 者 川口正晴

東京都港区芝虎ノ門一丁目7番 12号沖電気工業株式会社内

明 細 書

1. 発明の名称

順序変換回路

#### 2. 特許請求の範囲

⑫発 明 者 森誠

横浜市戸塚区戸塚町216番地株 式会社日立製作所戸塚工場内

⑫発 明 者 大崎隆昭

川崎市中原区上小田中1015番地

富士通株式会社内

⑪出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

切出 願 人 日本電信電話公社

⑪出 願 人 沖電気工業株式会社

東京都港区虎ノ門1丁目7番12

号

個代 理 人 弁理士 芦田坦

外2名 最終頁に続く

が格納され、前記カウンタ出力値に応じて前記書き込みアドレス又は前記読み出しアドレスを前記パッファメモリに与えるアドレス制御がモリとな有し、該アドレス制御がモリには、前記を書き込んだ順序とは異なる順序で該パッファメモリから情報を読み出るように、前記書き込みアドレスが格納されていることを特徴と

#### 3. 発明の詳細な説明

する順序変換回路。

本発明は、主として、多周波信号受信器等の 入力信号を一時蓄え、該受信器の内部処理に適 した順序とタイミングで読み出すような順序変 換回路に関する。

ディンタル交換機における多周液信号受信器への入力信号は、時分割通話路スイッチから供給され、その入力順序とタイミングは、ハイウェイのフレーム構成から決まる。このため、入力信号は、多周波信号受信器の処理に都合の良

い一定間隔で回線番号順に入力されるとは限らず、順序とタイミングを変換する必要がある。

· · · ·

ことにある。

従来、入力信号の順序と出力信号の順序と出力信号の順序と出力信号の順序という。 後する回路が、制しているが、制力に対しているの間が、できる制御メモリのののののででででいる。 御力を選択すると、対力の出りののののでは、力力をでは、大力に対している。 を選択すると、対対ののののでは、大力に対しているができるできるできる順序を発している。 を当くことができる順序を表

本発明によれば、情報を一時蓄えるパッファメモリを備え、該パッファメモリへ情報を書き込んだ順序とは異なる順序で該パッファメモリから情報を読み出す順序変換回路において、前記パッファメモリからの情報の読がしたがある。 はいしょイミングに、それぞれ、カウンタ出力値に

書き込みアドレス及の飲み出しアドレスのクタレス及の飲み出しアドレスのクタレスを書稿するの間がより2の出た力される。とのカカに入力される。ます。これで入力される。から、入力に入力される。では、カカは、カカには、カカとなる。の出から、大力には、カカとなる。のは、カカとなる。のは、カカとなる。のは、カカとなる。のは、カカとなる。のは、カカとなる。のいるのは、カカとなるのでは、カカンとなるのでは、カカンとなるのでは、カカンとなるのでは、カカンとなるのでは、カカンとなるのでは、カカンとなるのでは、カカンとなる。

第2図は,第1図に示した従来の順序変換回路の動作を説明するタイムチャートであり,入力信号10がA,B,C,Dの順に入力されるとき,出力信号11をD,C,B,Aの順に,シーケンシャル書き込みランダム読み出して変換する例を示す。 書き込みのタイミング tw には,セレクタ3は,制御カウンタ1を選択し、A,B,C,Dは

おける異なる値を対応させた制御カウンタと、 眩カウンタの出力値をアドレス入力として受け、 前記書き込みタイミングに対応した前記カウン タ出力値のアドレスには前記パッファメモリに 対する書き込みアドレスが格納され、前記読み 出しタイミングに対応した前記カウンタ出力値 のアドレスには前記パッファメモリに対する糖 み出しアドレスが格納され、前記カウンタ出力 値に応じて前記書き込みアドレス又は前記統み 出しアドレスを前記パッファメモリに与えるア ドレス制御メモリとを有し、該アドレス制御メ モリには、前記パッファメモリへ情報を書き込 んだ順序とは異なる順序で該バッファメモリか ら情報を読み出せるように、前記書き込みアド レス及び前記読み出しアドレスが格納されてい ることを特徴とする順序変換回路が得られる。

以下,図面を参照して本発明を詳細に説明する。

第1図は前述した従来の順序変換回路を示す ブロック図である。制御カウンタ1の出力は、

バッファメモリ4のアドレス0,1,2,3に、それぞれ書き込まれる。制御メモリ2のアドレス0,1,2,3に、データとして3,2,1,0をそれぞれ書いておく。読み出しのタイミング t, には、セレクタ3は制御メモリ2を選択しているから、バッファメモリ4のアドレスは3,2,1,0の順に変化し、D,C,B,Aの順に読み出すことができる。

る。

ファメモリ 4 の 3 番地に僣き込みぞしてパッファメモリ 4 の 0 番地の情報 A を読み出す。

第2図の場合、制御カウンタ1は、パッファメモリ4への情報(例えばA)の番き込みタイミング tw 及びパッファメモリ4からの情報(例えばD)の読み出しタイミングtr に、同一のカウンタ1の出力値(例えば0)を対応させたものである。即ち、制御カウンタ1の1つの出力値に対して1回の替き込みタイミング Tw 及び1回の読み出しタイミング Tr が対応しているのである。

第3図は本発明の一実施例を示すフロック図である。第3図において、制御カウンタ5は、第4図から明らかなように、バッファメモリ4の情報(例えばA)の哲き込みタイミングtw 及びバッファメモリ4からの情報(例えばD) の読み出しタイミングtrに、それぞれ、カウン タ出向における異なる値(例えば、Dと1) を対応させたものである。この点が、第1図及 び第2図の従来例と大きく異なる点の一つであ

と同様に、入力信号 10 が A, B, C, D の順に入力されるとき、出力信号 11 を D, C, B, A の順に、シーケンシャル哲を込みランダム読み出して変換する例を示す。

アドレス制御メモリ6のアドレス 0, 2, 4, 6 にデータ 0, 1, 2, 3 をそれぞれ掛いておくと、書き込みのタイミング tw には、パッファメモリ4のアドレス 0, 1, 2, 3 に入力 A, B, C, D がそれぞれ書かれる。また、アドレス制御メモリ6のアドレス 1, 3, 5, 7 に、データ 3, 2, 1, 0 をそれぞれ書いておくと、読み出しのタイミング t, には、パッファメモリ 4 のアドレスは、3, 2, 1, 0 の順に変化し、D, C, B, A の順に読み出すことができる。

つまり、第4図では、アトレス制御メモリが には、0,2,4,6番地に、バッファメモリ4に 対する審き込みアドレスを、0,1,2,3という 順に格納しておき、また、1,3,5,7番地に、 バッファメモリ4に対する読み出しアドレスを、 3,2,1,0という順に格納しておく。 制御カウンタ5の出力はアドレス制御メモリ6に入力され、アドレス制御メモリ6の出力は入力信号10を一時蓄積するパッファメモリ4のアドレスとしてパッファメモリ4に供給されパッファメモリ4の出力がが順序変換された出力信号11となる。

アドレス制御メモリ6には、ランダム書き込 みシーケンシャル読み出しの場合も、シーケン シャル音き込みランダム読み出しの場合も、バッファメモリ4の音き込み及び読み出し両及び 第2図の従来例と大きく異なる点の一つのタイミングにアドレス制御メモリ6から読み出しのタイミングにアドレス制御メモリ6から読み出せれた。 従来の方法による第1図のセレクタ3の出せができる。

第4図は第3図に示した本発明の一実施例の 助作を説明するタイムチャートであり、第2図

そして、制御カウンタ5の出力が0の時に、 情報 A をパッファメモリ 4 の D 番地に書き込む。 次に、制御カウンタ5の出力が1の時に、パッ ファメモリ4の3番地の情報D(既に想き込ま れている)を読み出す。続いて、制御カウンタ 5の出力が2の時に情報Bをパッファメモリ4 の1番地に啓き込み、次に制御カウンタ5の出 力が3の時にバッファメモリ4の2番地の情報 C(既に書き込まれている)を読み出す。その 後も同様に、制御カウンタ5の出力が4の時に 情報Cをパッファメモリ4の2番地に費き込み、 制御カウンタ5の出力が5の時にバッファメモ リ4の1番地の情報Bを読み出し、制御カウン タ5の出力が6の時に情報Dをパッファメモリ 4の3番地に街き込み、制御カウンタ5の出力 が1の時にパッファメモリ4の0番地の情報A を読み出す。

このように、第3図に示した本発明の一実施 例の解成で、第1図に示した従来の構成の場合 と同じ機能を果すことができる。 本発明によれば、以上説明したように、従来の構成からセレクタを省くことができる順序変換回路が得られ、順序変換回路のハード量を小さくできる効果がある。


なお、本発明は、上述した実施例に限定されるものではなく、特許請求の範囲の範囲内において行われる種々の変形や変更をも含むものであることはもちろんである。


#### 4. 図面の簡単な説明

第1図は従来の順序変換回路を示すプロック 図、第2図は第1図のタイムチャート図、第3 図は本発明の一実施例による順序変換回路を示すプロック図、第4図は第3図のタイムチャート図である。

1 及び 5 … 制御カウンタ, 2 … 制御メモリ, 3 … セレクタ, 4 … バッファメモリ, 6 … アドレス制御メモリ, 10 … 入力信号, 11 … 出力信号。

代理人 (5,841) 弁理士 芦 田 坦相





# 第2図

## 第4図

### 第1頁の続き

①出 願 人 株式会社日立製作所東京都千代田区丸の内一丁目 5番 1 号

⑪出 願 人 富士通株式会社川崎市中原区上小田中1015番地